About: dbpedia-fr:Verilog-AMS

Facets (new session)
Description
Metadata
Settings
- owl:sameAs
- Inference Rule:

About: dbpedia-fr:Verilog-AMS Goto Sponge NotDistinct Permalink

An Entity of Type : owl:Thing, within Data Space : prod-dbpedia.inria.fr associated with source document(s)

Attributes	Values
rdfs:label	Verilog-AMS (fr)
rdfs:comment	Verilog-AMS est un dérivé du langage de description matériel Verilog. Il comprend des extensions analogiques et des signaux mixtes (en anglais analog and mixed-signal, AMS) afin de définir le comportement des systèmes à signaux analogiques et mixtes. La norme Verilog-AMS a été instaurée dans l'intention de permettre aux concepteurs de systèmes à signaux analogiques et mixtes et de circuits intégrés de pouvoir créer et d'utiliser des modules qui encapsulent les descriptions de comportement de haut niveau, aussi bien que des descriptions structurelles de systèmes et de composants (fr)
sameAs	dbr:Verilog-AMS wikidata:Q1971841 dbpedia-ru:Verilog-AMS dbpedia-zh:Verilog-AMS http://g.co/kg/m/0dtzmm http://ma-graph.org/entity/2777363502
Wikipage page ID	4542825 (xsd:integer)
Wikipage revision ID	169812999 (xsd:integer)
dbo:wikiPageWikiLink	category-fr:Conception_électronique category-fr:Langage_informatique Mixed-signal integrated circuit dbpedia-fr:Langage_de_description_de_matériel Resistor dbpedia-fr:VHDL dbpedia-fr:VHDL-AMS dbpedia-fr:Verilog dbpedia-fr:Verilog-AMS
Link from a Wikipage to an external page	http://www.designers-guide.org/Books/dg-vams/
page length (characters) of wiki page	2165 (xsd:nonNegativeInteger)
dct:subject	category-fr:Conception_électronique category-fr:Langage_informatique
prop-fr:wikiPageUsesTemplate	dbpedia-fr:Modèle:En dbpedia-fr:Modèle:Portail dbpedia-fr:Modèle:Références
prov:wasDerivedFrom	wikipedia-fr:Verilog-AMS?oldid=169812999&ns=0
foaf:isPrimaryTopicOf	wikipedia-fr:Verilog-AMS
has abstract	Verilog-AMS est un dérivé du langage de description matériel Verilog. Il comprend des extensions analogiques et des signaux mixtes (en anglais analog and mixed-signal, AMS) afin de définir le comportement des systèmes à signaux analogiques et mixtes. La norme Verilog-AMS a été instaurée dans l'intention de permettre aux concepteurs de systèmes à signaux analogiques et mixtes et de circuits intégrés de pouvoir créer et d'utiliser des modules qui encapsulent les descriptions de comportement de haut niveau, aussi bien que des descriptions structurelles de systèmes et de composants Verilog-AMS définit un langage de modélisation standardisé par l'industrie pour les circuits à signaux mixtes. Il fournit à la fois le temps-continu et les sémantiques de modélisation d'événements. Il est donc approprié pour les circuits analogiques, numériques et mixtes. Il important de noter que le Verilog ne constitue pas un langage de programmation. Il s'agit d'un langage de description du matériel. (fr)
is dbo:wikiPageWikiLink of	dbpedia-fr:Dolphin_Integration dbpedia-fr:SPICE_(logiciel) dbpedia-fr:Simulateur_(électronique) dbpedia-fr:VHDL dbpedia-fr:VHDL-AMS dbpedia-fr:Verilog dbpedia-fr:Verilog-AMS dbpedia-fr:Verilog-A
is Wikipage redirect of	dbpedia-fr:Verilog-A
is oa:hasTarget of	Wikidata Fr related
is foaf:primaryTopic of	wikipedia-fr:Verilog-AMS

Faceted Search & Find service v1.16.111 as of Oct 19 2022

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 07.20.3234 as of May 18 2022, on Linux (x86_64-ubuntu_bionic-linux-gnu), Single-Server Edition (39 GB total memory, 5 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software