. . . . . . . . "Jing Chen"@fr . "Document Version 20191213"@fr . "\u00C9ditions universitaires europ\u00E9ennes"@fr . . "\u4EBA\u6C11\u90AE\u7535\u51FA\u7248\u793E"@fr . . "1193312286"^^ . "957714390"^^ . . . . "Modern Computer Architecture and Organization : Learn X86, ARM, and RISC-V Architectures and the Design of Smartphones, PCs, and Cloud Servers"@fr . . . . "RISC-V"@fr . . . . . "1199006597"^^ . "\u00C9tats-Unis"@fr . "480"^^ . . "https://book.rvemu.app/| titre=Writing a RISC-V Emulator in Rust"@fr . "RISC-V Assembly Language: Programmer Manual Part I"@fr . . . "https://awesomeopensource.com/project/riscv/riscv-cores-list| titre=RISC-V Cores and SoC Overview"@fr . "\u80E1\u632F\u6CE2"@fr . . . . . "Wait state"@fr . "Hennessy"@fr . . . "http://riscv.org/wp-content/uploads/2015/02/riscv-rocket-chip-generator-tutorial-hpca2015.pdf| titre=RISC-V \u201CRocket Chip\u201D SoC Generator in Chisel"@fr . . . . "250"^^ . . . . "avril"@fr . . . . . . "Morgan Kaufmann"@fr . . "RISC-V"@vi . . . . . . . . "Geier"@fr . . "janvier"@fr . . "Instruction Sets Should Be Free: The Case For RISC-V"@fr . "UC Berkeley, HPCA"@fr . . "Muchandi"@fr . . . . . . . . "RISC-V"@ja . "mai"@fr . "Computer architecture : a quantitative approach"@fr . "en"@fr . "Berkeley, CA"@fr . "Gro\u00DFe"@fr . "An integrated machine code monitor for a RISC-V processor on an FPGA"@fr . . . "9787115494139"^^ . "en"@fr . "Andrew Shell Waterman"@fr . . . . "Di Mascio & Al"@fr . . . . . "Waterman"@fr . "John L Hennessy"@fr . . . "SHAKTI Development Team"@fr . . . . . . "Hu"@fr . . . . . . . . . . . . . . . "RISC-V"@de . . . . . "Control/Status Register"@fr . . . . . "RISC-V (prononc\u00E9 en anglais \u00AB RISC five \u00BB et signifiant \u00AB RISC cinq \u00BB) est une architecture de jeu d'instructions (instruction set architecture ou ISA) RISC ouverte et libre, disponible en versions 32, 64 et 128 bits. Ses sp\u00E9cifications sont ouvertes et peuvent \u00EAtre utilis\u00E9es librement par l'enseignement, la recherche et l'industrie. Les specifications sont ratifi\u00E9es de fa\u00E7on ouverte par la communaut\u00E9 internationale des d\u00E9veloppeurs."@fr . . . . . . . . . "Johannes Geier"@fr . "RISC-V (prononc\u00E9 en anglais \u00AB RISC five \u00BB et signifiant \u00AB RISC cinq \u00BB) est une architecture de jeu d'instructions (instruction set architecture ou ISA) RISC ouverte et libre, disponible en versions 32, 64 et 128 bits. Ses sp\u00E9cifications sont ouvertes et peuvent \u00EAtre utilis\u00E9es librement par l'enseignement, la recherche et l'industrie. Les specifications sont ratifi\u00E9es de fa\u00E7on ouverte par la communaut\u00E9 internationale des d\u00E9veloppeurs. RISC-V est impl\u00E9ment\u00E9 dans diff\u00E9rents SoC, \u00E0 destination de l'embarqu\u00E9, des objets connect\u00E9s (support\u00E9s par diff\u00E9rents syst\u00E8mes temps r\u00E9el ou \u00E0 destination de l'embarqu\u00E9, tels que Arduino, FreeRTOS, HarmonyOS, LiteOS, NuttX, RT-Thread, , Zephyr\u2026), d'ordinateurs l\u00E9gers sous formes de SBC, g\u00E9n\u00E9ralement avec Linux (Debian, Fedora, Ubuntu) ou encore des variantes d'OpenWrt, ainsi qu'Haiku, FreeBSD, NetBSD et OpenBSD et de serveurs, et un projet europ\u00E9en initi\u00E9 en 2019, vise \u00E0 l'utiliser dans des supercalculateurs domestiques comme acc\u00E9l\u00E9rateurs au sein de SoC basse consommation d\u00E9velopp\u00E9s localement et fonctionnant sous GNU/Linux, comme la grande majorit\u00E9 des supercalculateurs."@fr . . . . . . "1614"^^ . . "Kadionik Patrice"@fr . . . . . . . . . . "Journal of Aerospace Information Systems"@fr . . "juin"@fr . "978"^^ . "SpringerLink"@fr . . . "10.2514"^^ . . "RISC-V\u67B6\u6784\u4E0E\u5D4C\u5165\u5F0F\u5F00\u53D1\u5FEB\u901F\u5165\u95E8"@fr . . "Asanovi\u0107"@fr . . . . . "Document Version 20190608-Priv-MSU-Ratified"@fr . . . "Yunsup Lee"@fr . "Nelson"@fr . . . . . . . . . . "Prototype de processeur utilisant l'architecture RISC-V en janvier 2013"@fr . . . "\u30C7\u30A4\u30D3\u30C3\u30C9\u30FB\u30D1\u30BF\u30FC\u30BD\u30F3"@fr . . . . . . . . . "Jim Ledin"@fr . . "Rolf Drechsler"@fr . . . "McGrew"@fr . . . . . . "Dos Reis"@fr . . . . "http://www.eecs.berkeley.edu/Pubs/TechRpts/2014/EECS-2014-146.html| lire en ligne=https://www2.eecs.berkeley.edu/Pubs/TechRpts/2014/EECS-2014-146.pdf"@fr . "Akinori"@fr . "Drechsler"@fr . "RISC-V"@sv . . . "Kadionik"@fr . "Andrew Waterman"@fr . "Ledin"@fr . . "9780128119068"^^ . . . . . . . "riscv.org"@fr . . . . . "Enhanced Virtual Prototyping: Featuring RISC-V Case Studies"@fr . . . "M\u00FCnchen"@fr . . . . . . . . "The RISC-V Instruction Set Manual \u2014 Volume I: Unprivileged ISA"@fr . . . . "John L. Hennessy"@fr . "Design of the RISC-V Instruction Set Architecture"@fr . "Electrical Engineering and Computer SciencesUniversity of California at Berkeley"@fr . "McGill University Libraries"@fr . "9786139502493"^^ . . "\u30A2\u30F3\u30C9\u30EA\u30E5\u30FC\u30FB\u30A6\u30A9\u30FC\u30BF\u30FC\u30DE\u30F3"@fr . . "https://arc.aiaa.org/doi/pdf/10.2514/1.I010916| pr\u00E9sentation en ligne=https://arc.aiaa.org/doi/full/10.2514/1.I010916| mois=juin"@fr . "RISC-V"@it . "Daniel Gro\u00DFe"@fr . "Anthony J Dos Reis"@fr . . "fr"@fr . "9781392495506"^^ . . . . "Zachary McGrew"@fr . "d\u00E9cembre"@fr . . . "2327"^^ . "ja"@fr . . . . . "Cham"@fr . "Krste Asanovi\u0107"@fr . . "RISC-V\u539F\u5178 : \u30AA\u30FC\u30D7\u30F3\u30FB\u30A2\u30FC\u30AD\u30C6\u30AF\u30C1\u30E3\u306E\u30B9\u30B9\u30E1"@fr . . . . . . "Montr\u00E9al"@fr . "SHAKTI Development Team"@fr . "https://riscv.org/specifications/| titre=Specifications"@fr . . "224"^^ . . . "Elsevier"@fr . "Cambridge, Massachussetts"@fr . "Philip A. Nelson"@fr . "David A Patterson"@fr . . "CS Division, EECS Department, University of California, Berkeley"@fr . . . . . . "Masterarbeit Technische Universit\u00E4t"@fr . . "696"^^ . . . . . . . . "Springer"@fr . . . . . . . . . . . "Analyzing the RISC-V Instruction Set Architecture"@fr . "ao\u00FBt"@fr . "Hiroaki"@fr . . . . . . "2014"^^ . . "2015"^^ . . . . . "83364"^^ . . "36"^^ . . . . "Birmingham"@fr . . . "RISC-V assembly language"@fr . . . . . . . . . . "Google ATAP"@fr . . . "Ga\u00E9tan Kuetche Saadeu"@fr . "d0iasm"@fr . . . . . . . . . . "Porting NetBSD to the RISC-V"@fr . "registres de contr\u00F4le et statut"@fr . . . "\u6210\u7530\u5149\u5F70"@fr . . . . "1196515116"^^ . "2018"^^ . . "2019"^^ . "2016"^^ . "978"^^ . "2017"^^ . "Fast RTL-based fault injection framework for RISC-V cores"@fr . . "9781088462003"^^ . . "Hiroaki Kaneko"@fr . "2020"^^ . "2021"^^ . . . "Madras"@fr . . "Vladimir Herdt"@fr . . . . "Morgan Kaufmann series in computer architecture and design"@fr . . "Patterson"@fr . "Packt Publishing"@fr . . "Maixduino : faites de l\u2019IA sur un processeur RISC-V"@fr . "zh-Hans"@fr . . "Chen"@fr . . . . . "Hardware acceleration for elementary functions and RISC-V processor"@fr . . "149"^^ . . "RISC-V"@ru . "The RISC-V Instruction Set Manual \u2014 Volume II: Privileged Architecture"@fr . "354"^^ . . . . . "10.1007"^^ . . "Herdt"@fr . . . . . . . "registre de contr\u00F4le et statut"@fr . . . . . . "\u624B\u628A\u624B\u6559\u4F60\u8BBE\u8BA1CPU\uFF1ARISC-V\u5904\u7406\u5668\u7BC7"@fr . . . . . . . . . "Computer Organization and Design RISC-V Edition"@fr . "On-Board Decision Making in Space with Deep Neural Networks and RISC-V Vector Processors"@fr . . "Saarbr\u00FCcken"@fr . . "Shruthi K Muchandi"@fr . . . "Hackable"@fr . . . . . "David A. Patterson"@fr . . . . "Awesome Open Source"@fr . . . . . . . . . "The University of North Carolina"@fr . . "Kuetche Saadeu"@fr . . . . "Charlotte"@fr . . . "\u5317\u4EAC"@fr . . "8225313"^^ . "\u65E5\u7D4CBP"@fr . . . . "Conception d'un microcontr\u00F4leur multi-cores \u00E0 c\u0153urs RISC-V Initiation \u00E0 la conception d'un microcontr\u00F4leur exploitant les Shields de l'Arduino"@fr . "Enabling Accelerator-SoC Co-design Using RISC-V Chipyard"@fr . "Akinori Kanasugi"@fr . . "191047969"^^ . . "Stefano Di Mascio, Alessandra Menicucci, Eberhard Gill, Gianluca Furano et Claudio Monteleone"@fr . "Western Washington University Computer Science Department"@fr . . . .