This HTML5 document contains 56 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dbpedia-dehttp://de.dbpedia.org/resource/
dcthttp://purl.org/dc/terms/
dbohttp://dbpedia.org/ontology/
foafhttp://xmlns.com/foaf/0.1/
dbpedia-huhttp://hu.dbpedia.org/resource/
dbpedia-cahttp://ca.dbpedia.org/resource/
dbpedia-eshttp://es.dbpedia.org/resource/
n21http://g.co/kg/m/
dbpedia-ruhttp://ru.dbpedia.org/resource/
rdfshttp://www.w3.org/2000/01/rdf-schema#
dbpedia-srhttp://sr.dbpedia.org/resource/
category-frhttp://fr.dbpedia.org/resource/Catégorie:
n6http://fr.dbpedia.org/resource/Modèle:
dbpedia-fihttp://fi.dbpedia.org/resource/
n4http://www.beyondsemi.com/
n20http://fr.dbpedia.org/resource/Modèle:Traduction/
wikipedia-frhttp://fr.wikipedia.org/wiki/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
owlhttp://www.w3.org/2002/07/owl#
dbpedia-ithttp://it.dbpedia.org/resource/
n24http://ma-graph.org/entity/
n9http://www.opencores.org/
dbpedia-frhttp://fr.dbpedia.org/resource/
prop-frhttp://fr.dbpedia.org/property/
n18https://github.com/
provhttp://www.w3.org/ns/prov#
xsdhhttp://www.w3.org/2001/XMLSchema#
n10http://www.asisi.co.uk/openrisc/
dbrhttp://dbpedia.org/resource/
wikidatahttp://www.wikidata.org/entity/
dbpedia-jahttp://ja.dbpedia.org/resource/

Statements

Subject Item
dbpedia-fr:OpenRISC
rdfs:label
OpenRISC OpenRISC OpenRISC OpenRISC OpenRISC
rdfs:comment
OpenRISC est le projet phare originel de la communauté (en). Il a pour but de développer une série d'architectures CPU RISC open source à usage général. La première (et jusqu'à maintenant l'unique) description d'architecture publiée est celle de l'OpenRISC 1000, décrivant une famille de processeurs 32 et 64 bits avec en option le support de la virgule flottante et des vecteurs.
rdfs:seeAlso
n18:openrisc
owl:sameAs
dbpedia-de:OpenRISC dbpedia-it:OpenRISC wikidata:Q1092481 dbpedia-sr:OpenRISC dbpedia-ca:OpenRISC dbpedia-es:OpenRISC n21:02559x n24:2778149154 dbr:OpenRISC dbpedia-fi:OpenRISC dbpedia-hu:OpenRISC dbpedia-ru:OpenRISC dbpedia-ja:OpenRISC
dbo:wikiPageID
4616169
dbo:wikiPageRevisionID
168571469
dbo:wikiPageWikiLink
dbpedia-fr:Processeur_à_jeu_d'instructions_réduit dbpedia-fr:Processeur_softcore dbpedia-fr:Système_sur_une_puce category-fr:Matériel_informatique_libre category-fr:Processeur_softcore dbpedia-fr:Processeur dbpedia-fr:Verilog dbpedia-fr:Licence_publique_générale_limitée_GNU dbpedia-fr:Licence_publique_générale_GNU dbpedia-fr:Application-specific_integrated_circuit dbpedia-fr:UClibc dbpedia-fr:Langage_de_description_de_matériel dbpedia-fr:ΜCLinux dbpedia-fr:Chaîne_de_compilation dbpedia-fr:Linux dbpedia-fr:Fabless dbpedia-fr:Open_source dbpedia-fr:GNU_toolchain dbpedia-fr:Circuit_logique_programmable
dbo:wikiPageExternalLink
n4: n9:%3Fdo=project&who=or1k&page=openrisc%201200 n10:openrisc.html
dbo:wikiPageLength
4070
dct:subject
category-fr:Processeur_softcore category-fr:Matériel_informatique_libre
prop-fr:wikiPageUsesTemplate
n6:Portail n6:Date- n6:Lien n20:référence n6:, n6:Palette
prov:wasDerivedFrom
wikipedia-fr:OpenRISC?oldid=168571469&ns=0
foaf:isPrimaryTopicOf
wikipedia-fr:OpenRISC
dbo:abstract
OpenRISC est le projet phare originel de la communauté (en). Il a pour but de développer une série d'architectures CPU RISC open source à usage général. La première (et jusqu'à maintenant l'unique) description d'architecture publiée est celle de l'OpenRISC 1000, décrivant une famille de processeurs 32 et 64 bits avec en option le support de la virgule flottante et des vecteurs. Une équipe d'OpenCores en a fourni la première implémentation, l' (en), écrite en langage de description de matériel Verilog. Le design hardware a été publié sous la Licence publique générale limitée GNU, alors que les modèles et le firmware a été publié sous Licence publique générale GNU. Une implémentation de référence sur SoC, basée sur l'OpenRISC 1200 a été développée, connue sous le nom de ORPSoC (the OpenRISC Reference Platform System-on-Chip). Un certain nombre de groupes a réussi à faire une démonstration de l'ORPSoC et d'autres conceptions basées sur le OR1200 sur FPGA.